Terima kasih telah mengirimkan pertanyaan Anda! Salah satu anggota tim kami akan segera menghubungi Anda.
Terima kasih telah mengirimkan pemesanan Anda! Salah satu anggota tim kami akan segera menghubungi Anda.
Kerangka Materi
Pokok-Pokok Arsitektur RISC-V dan Gambaran Umum Ekosistemnya
Karakteristik ISA RISC-V serta Penerimaannya di Industri
- Filosofi desain ISA open source serta konteks standarisasi yang dilakukan oleh RISC-V International
- Pemahaman mendasar mengenai arsitektur RISC-V: sistem load-store, file register, serta pengaturan urutan byte
- Perbandingan dengan ARM, x86, dan POWER: keunggulan dan kompromi dalam desain arsitektura komputasi heterogen
- Evaluasi tingkat kematangan ekosistem: kontribusi SiFive, T-Head, Western Digital, serta perkembangan komunitas pengembang perangkat keras open source
- Antarmuka standar utama: Privileged ISA RISC-V dan Machine Software Abstraction Layer (MSBL)
Model Memori dan Kepatuhan terhadap Standar ABI
- Rincian spesifikasi arsitektura tanpa hak istimewa: tata letak CSR, mekanisme penanganan eksepsi, serta struktur memori tingkat dalam
- Kompatibilitas instruksi RV32I dan RV64I terhadap standar ABI guna mendukung portabilitas biner antar platform
- Aturan pengaturan urutan akses memori serta instruksi penghambat (barrier) untuk sistem multiprosesor
Pemrograman Assembly RISC-V dan Penguasaan Alat Kompilasi
Penulisan Program pada Tingkat Instruksi Rendah
- Menggunakan instruksi dasar integer (I), ekstensi operasi perkalian/bagi (M), serta operasi atomik (A)
- Strategi pengembangan program yang mempertimbangkan perbedaan bita antara target 32-bit dan 64-bit RISC-V
- Pengaturan konvensi pemanggilan fungsi serta manajemen stack frame pada sistem tertanam maupun real-time
Kemampuan Menguasai Alat Kompilasi RISC-V
- Penggunaan alat kompilasi berbasis LLVM: Clang, LLVM, serta Binutils dalam proses cross-compilation RISC-V
- Konfigurasi script linker, pengaturan segmen data, dan desain layout memori pada lingkungan bare-metal maupun RTOS
- Penggunaan intrinsic kompilator, penentuan level optimisasi, serta penyetelan kode berdasarkan hasil profiling
- Alur kerja pengembangan alat bantu open source: membangun, menguji, dan mengemas alat GCC maupun Clang sesuai kebutuhan
Pengembangan Sistem Tertanam serta Sistem Operasi Real-Time
Programasi Bare-Metal dan RTOS
- Pemrograman sistem menggunakan Rust: pemanfaatan abstraksi biaya nol, manajemen memori dengan pendekatan unsafe, serta pengembangan perangkat keras tingkat rendah
- Ekosistem No-Std: pembuatan linker khusus, pengembangan driver perangkat, serta manipulasi I/O berbasis pemetaan memori
- Penggunaan Zephyr RTOS dan sistem BSP Buildroot pada target RISC-V
- Interaksi dengan komponen periferal: pengaturan GPIO, komunikasi I2C/SPI/UART, serta konfigurasi kontroler DMA
Optimisasi Daya dan Performa Sistem
- Pengendalian konsumsi daya: pengelolaan domain energi dan teknik mengaktifkan mode hemat energi
- Analisis performa presisi waktu nyata dengan profiler simulasi serta alat pengukur kinerja perangkat keras
- Penyetelan latensi interrupt secara real-time untuk memenuhi standar sistem yang mengutamakan keamanan
Pengembangan Kernel Linux dan Bootloader RISC-V
Ekosistem Firmware dan Bootloader
- Pembuatan firmware bootloader berbasis OpenSBI (penerapan spesifikasi SBI)
- Pengembangan stack boot modern menggunakan UEFI/EDK II untuk platform RISC-V
- Adaptasi Coreboot serta U-Boot pada komputer single-board berbasis RISC-V
Integrasi Kernel Linux dengan Arsitektura RISC-V
- Kontribusi pengembangan ke kernel utama RISC-V: pembuatan overlay device tree, konfigurasi topologi prosesor, serta penulisan driver kontroler interrupt (AIA)
- Pengadaan BSP vendor dan penyesuaian konfigurasi kernel untuk platform SoC kustom
- Dukungan sistem berkas, protokol jaringan, serta kemampuan mengisolasi aplikasi (container) seperti Docker maupun Kubernetes pada perangkat RISC-V
Desain SoC RISC-V dan Prototyping Menggunakan FPGA
Pembentukan Arsitektura SoC Multicore
- Metodologi merancang jaringan komunikasi antar prosesor (NoC) pada sistem RISC-V multicore
- Penataan skema koherensi cache berbasis protokol Axi4/CHI serta manajemen alur data interprosesor
- Pemanfaatan komponen IP open source: OpenCores, kerangka kerja ChIPS Framework, serta modul RTL vendor tertentu
- Desain matriks bus sistem dan pengintegrasian berbagai tipe controller memori (DDR, SRAM, eMMC, PCIe)
Pembuatan Prototipe Prosesor via FPGA
- Proses sintesis desain serta implementasi core RISC-V pada perangkat FPGA (contohnya BOOM, VexRiscv, PULP)
- Penerapan verifikasi fungsional menggunakan SystemVerilog Assertions (SVA) dan metodologi UVM
- Pemanfaatan alat formal verification serta teknik pengujian berbasis properti pada proses validasi core RISC-V
Ekstensi Vector RISC-V dan Pengembangan Akselerator Spesifik Bidang
Pendalaman Teknis Ekstensi RVV (RISC-V Vector)
- Mekanisme pengambilan/menyimpanan data vektor, operasi perkalian penjumlahan terpadu (VFMA), serta percepatan komputasi matriks
- Penerapan panjang vektor variabel (VL/VLEN) guna mengoptimalkan eksekusi perintah SIMD sesuai beban kerja spesifik
- Kontrol operasi mask vector, pengaturan segmentasi data, dan fleksibilitas tipe data yang mendukung tugas DSP maupun pembelajaran mesin
Merancang Akselerator DSP serta Instruksi Khusus untuk Bidang Tertentu
- Pembuatan modul percepatan khusus melalui ekstensi instruksi kustom dan penggunaan CBAR sebagai penghubung operand
- Modifikasi frontend kompiler agar mampu menggenerate kode berdasarkan instruksi baru yang telah didesain
- Pendekatan membagi fungsionalitas sistem antara perangkat keras dan perangkat lunak guna mempercepat integrasi akselerator pada produksi SoC
Percepatan AI serta Pengembangan Mesin Pembelajaran di Perangkat Tepi Menggunakan RISC-V
Pembentukan NPU dan Integrasinya ke Dalam Prosesor RISC-V
- Konsep arsitektur Neural Processing Unit: struktur array sistolik, komponen tensor core, serta teknik pemampatan bobot model guna mencapai percepatan AI di chip
- Strategi kuantisasi model: penerapan format INT8, INT4, maupun FP8 dalam konteks aplikasi perangkat tepi RISC-V
- Kompatibilitas framework: implementasi TensorFlow Lite Micro, ONNX Runtime, serta PyTorch Edge pada lingkungan komputasi RISC-V
Konsep Komputasi Heterogen Untuk Optimisasi Beban Kerja AI
- Merancang arsitektura yang menggabungkan CPU host RISC-V dengan unit akselerator NPU guna menjamin efisiensi inferensi real-time
- Pengelolaan sumber daya memori: pemanfaatan bandwidth HBM/DDR guna mendukung penyimpanan bobot serta aktivasi model pembelajaran mesin
- Analisis penggunaan termal dan penghematan konsumsi listrik pada sistem inferensi AI berbasis perangkat tepi
Keamanan Fisik dan Konsep Komputasi Aman dalam Ekosistem RISC-V
Perlindungan Memori Fisik serta Penerapan Lingkungan Eksekusi Terpercaya
- Mekanisme kontrol area memori fisik (PMP) beserta alat pendeteksi struktur tabel halaman memori
- Desain sistem lingkungan eksekusi aman: integrasi OP-TEE serta model SEV untuk isolasi aplikasi di tingkat perangkat keras
- Penegakan keamanan pada rantai boot: penggunaan akar kepercayaan, aktivasi boot terenkripsi, serta proses verifikasi integritas sistem
Percepatan Kriptografi di Arsitektur RISC-V
- Pemanfaatan ekstensi kripto RISC-V (Zk, Zkr, dan K): penggunaan SHA, AES, RSA, serta instruksi ECC untuk percepatan operasi enkripsi
- Integrasi teknologi post-quantum cryptography (PQC) ke dalam prosesor generasi baru RISC-V
- Teknik mengurangi ancaman serangan sisi saluran: strategi penulisan kode dengan durasi eksekusi tetap, pendekatan masking kriptografis, serta pemasok generator nomor acak berbasis perangkat keras
Merancang Arsitektur Khusus serta Mengembangkan Ekstensi ISA Kustom
Mengonsep Arsitektura Berdasarkan Bidang Spesifik dan Penambahan Instruksi Baru
- Metodologi merancang ekstensi baru: pemetaan kode, penyusunan tabel encoding, analisis implikasi pada standar ABI serta proses submisi proposal ke RISC-V International
- Desain file register khusus memakai CBAR (Custom Base Address Registers) sebagai pendukung pengiriman operand instruksi baru
- Perencanaan pipelining instruksi, deteksi kondisi hazard antar tahap eksekusi serta penyusunan modifikasi arsitektural untuk instruksi tambahan
Verifikasi dan Pengujian Modifikasi Arsitektur yang Dibuat Secara Mandiri
- Merancang testbench khusus: pembuatan stimulus uji dengan metode deterministik maupun pengaturan acak
- Pembentukan rangka kerja regression testing serta skema pengukuran cakupan kode guna memastikan kebenaran modifikasi arsitektural
- Tes interoperabilitas: memverifikasi apakah instruksi baru tetap berfungsi dalam konteks aturan standar ABI yang telah ada
Aplikasi RISC-V di Bidang Keamanan Operasional dan Industri Otomotif
Konsep Keamanan Fungsional serta Kepatuhan Standar untuk Industri Otomotif
- Penerapan standar ISO 26262 terkait keamanan operasional pada prosesor RISC-V khusus otomotif
- Penetapan klasifikasi ASIL-Q beserta pembuatan manual manajemen risiko untuk produk silikon RISC-V
- Implementasi mekanisme pengendalian interrupt yang terprediksi, kombinasi inti prosesor berjalan secara parallel serta kontrol memori guna menjamin keamanan operasional sistem kritis
Aplikasi pada Sistem Real-Time Industri dan Komputasi Tepi
- Penerapan standar IEC 61508 SIL dan strategi penjadwalan deterministik untuk sistem multicore RISC-V
- Implementasi gerbang IoT industri memakai platform RISC-V: fungsi konektivitas, analisis data di perangkat tepi, serta sistem pemutakhiran firmware melalui mekanisme OTA
Proyek Akhir: Pengembangan Sistem End-to-End Berbasis RISC-V
Rincian Proses Perancangan dan Pengerjaan Project Utuh
- Penetapan spesifikasi arsitektural: menentukan ekstensi instruksi maupun konfigurasi dasar prosesor sesuai arah tujuan proyek
- Pembuatan implementasi RTL menggunakan SystemVerilog, dilengkapi metode verifikasi UVM serta analisis formal verification
- Melakukan prototyping pada perangkat FPGA, menyusun firmware boot, serta mengintegrasikan stack driver untuk lingkungan bare-metal
- Menyesuaikan BSP Linux beserta seluruh alat kompilasi guna mendukung core RISC-V yang telah dirancang
- Implementasi tugas terkait AI: menambahkan NPU, mengkuantisasi model jaringan, serta melakukan benchmarking performa secara menyeluruh
- Evaluasi keamanan sistem: mengaktifkan pengaturan PMP, proses boot terenkripsi serta mengukur efisiensi instruksi kripto yang tersedia
- Penyusunan laporan teknis arsitektural, analisis strategi IP serta penyampaian hasil akhir di hadapan tim lintas bidang
Persyaratan
Tidak ada prasyarat khusus.
21 Jam
Testimoni (2)
Penjelasan dan interaktivitas instruktur benar-benar membawa materi dengan baik; meskipun mungkin saya kurang berpengalaman, saya tetap belajar banyak dari pelatihan ini!
Pieter Bruynseels - Spot Buy Center BV
Kursus - Design Patterns
Diterjemahkan Mesin
Saya suka dengan platform yang kami gunakan. Platformnya sangat bagus dan mudah digunakan. Saya juga menyukai bagian tentang TypeScript, terutama pembahasan mengenai namespaces dan modul.
Robert - DB Global Technology
Kursus - JavaScript - Advanced Programming
Diterjemahkan Mesin
